Report item
Характеристики товара
  • Power: Low Power
  • Name: waveshare
  • Frequency: Low Frequency
  • Model Number: CoreEP3C16
Описание товара
FPGA основной плате, особенности ALTERA Cyclone III чип EP3C16Q240C8N на борту

обзор

CoreEP3C16 является основной плате ПЛИС, который показывает EP3C16Q240C8N устройство на борту, поддерживает дальнейшее расширение.

  • на борту Устройства Серийный Конфигурации EPCS16SI8N
  • интегрированная FPGA принципиальная схема, таких как часы цепи
  • кнопки nconfig борту, кнопка СБРОСА, 4 х Светодиодов
  • все Ввода/вывода доступны по заголовкам контактов
  • на борту JTAG отладки/программирования интерфейс
  • 2.00 мм шаг заголовок дизайн, подходит для быть подключен в системе приложений

, что ' ы На Борту

aeProduct.getSubject()

  1. EP3C16Q240C8N:ALTERA Cyclone III FPGA устройства, который показывает:
    • рабочая Частота:50 МГц
    • рабочее Напряжение:1.15 В~3.465 В
    • пакет:QFP240
    • I/O:136
    • LEs:15408
    • ОПЕРАТИВНАЯ ПАМЯТЬ:504kb
    • фап:4
    • отладка/Программирование:поддержка JTAG
  2. AMS1117-3.3,3.3 В регулятор напряжения
  3. AMS1117-2.5,2.5 В регулятор напряжения
  4. AMS1117-1.2,1.2 В регулятор напряжения
  5. EPCS16,на борту серийного ФЛЭШ-памяти, для хранения кода
  6. индикатор питания
  7. светодиодов
  8. кнопка сброса
  9. nCONFIG кнопку:для повторного конфигурирования FPGA чип, эквивалент питания сброс
  10. 50 М активным кварцевый генератор
  11. JTAG интерфейс:для отладки/программирования
  12. FPGA булавки расширитель,VCC, ЗЕМЛЯ и все Ввода/вывода доступны на разъемах расширения для дальнейшего расширения

фотографии

aeProduct.getSubject()aeProduct.getSubject()aeProduct.getSubject()aeProduct.getSubject()

примечание:
CoreEP3C16 предоставляет интерфейс отладки JTAG, пока не интегрировать любую функцию отладки, отладчик не требуется.
материнская плата и программист/отладчик в фотографии НЕ включены в цену.


Интерфейс JTAG

на рисунке ниже показан заголовок распиновка JTAG

рисунок 1.Заголовок JTAG Распиновка
aeProduct.getSubject()

Ресурсы для развития

CoreEP3C16 FPGA основной плате поставляется с Руководством Пользователя CD в том числе ресурсов развития перечисленных ниже:

  • сопутствующее программное обеспечение (Quaters II, NIOS II и т. д.)
  • демо код (Verilog, VHDL, NIOS II C)
  • схема (PDF)
  • FPGA разработка документации

пакет Содержит

  1. CoreEP3C16 основной плате х 1
  2. руководство пользователя CD x 1
1 aeProduct.getSubject()
2 aeProduct.getSubject()
 

 

 

 

для большого количества, пожалуйста, не стесняйтесь обращаться к нам для цитаты!

Упаковка
  • Единица измерения: шт.
  • Вес посылки: 0.2kg (0.44lb.)
  • Размер посылки: 10cm x 10cm x 10cm (3.94in x 3.94in x 3.94in)
Доставка
Рассчитать стоимость исходя из страны доставки и количества.
Количество: Доставка в:
Упаковка
  • Единица измерения: шт.
  • Вес посылки: 0.2kg (0.44lb.)
  • Размер посылки: 10cm x 10cm x 10cm (3.94in x 3.94in x 3.94in)
Оплата
Ниже указаны способы оплаты на . Все платежи обрабатываются нашим партнёром Alipay.